155ТМ7 — различия между версиями
Hdc (обсуждение | вклад) |
Hdc (обсуждение | вклад) |
||
| Строка 15: | Строка 15: | ||
[[File:tm7_timings.png]] | [[File:tm7_timings.png]] | ||
| + | |||
| + | {| class="wikitable" align="center" | ||
| + | |+Состояния регистра ИР22 | ||
| + | |- | ||
| + | ! rowspan="2" | Режим работы!! colspan="2" | Входы!! colspan="2" | Выходы | ||
| + | |- | ||
| + | ! EI !! D !! Q<sup>n+1</sup> !! {{overline|Q}}<sup>n+1</sup> | ||
| + | |- | ||
| + | | rowspan="2" align="left" | Разрешение передачи данных на выход ||1 || 0 || 0 || 1 | ||
| + | |- | ||
| + | | 1 || 1 || 1 || 0 | ||
| + | |- | ||
| + | | align="left" | Защёлкивание данных || 0 || * || Q<sup>n</sup> = 1 || {{overline|Q}}<sup>n</sup> = 0 | ||
| + | |} | ||
Версия 12:22, 21 июля 2012
Микросхема ТМ7 содержит четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI.
Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, попадает в триггеры и передаётся на их выходы.
При напряжении низкого уровня на входе разрешения EI в триггерах хранится то состояние, которое было на входах D на момент перехода сигнала на входе EI из высокого уровня в низкое (защёлкивание).
Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы Каждый триггер микросхемы имеет прямые Q и инверсные Q выходы.
Функциональная схема:
Временные диаграммы:
| Режим работы | Входы | Выходы | ||
|---|---|---|---|---|
| EI | D | Qn+1 | Qn+1 | |
| Разрешение передачи данных на выход | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | |
| Защёлкивание данных | 0 | * | Qn = 1 | Qn = 0 |
